【干貨】PCB布局的常見50個問題講解，通俗易懂，避免低級錯誤
1、高頻信號布線時應注意哪些問題？
01.信號線的阻抗匹配
02.與其他信號空間隔離
03.對于數字高頻信號，差分線的效果會更好
2、在板子的布局中，如果走線過密，會影響板子的電氣性能。如何提高單板的電氣性能？
對于低頻信號，過孔并不重要。對于高頻信號，盡量減少過孔。如果線路較低，可考慮多層板。
3、板子去耦電容是否多加一些比較好？
需要在適當的位置添加合適的阻值的去耦電容，例如，添加到模擬設備的電源端口，需要使用不同電容值來濾除不同頻率的雜散信號。
4、通孔和盲孔對信號差異有多大影響？應用的原則是什么？
采用盲孔/埋孔是提高多層板密度、減少層數和板尺寸、大小減少電鍍通孔數量的有效方法。
但相比之下，通孔在工藝上易于實現，成本較低，因此設計中一般采用通孔。
5、 PCB Layout的標準是什么？
布局合理，電源線冗余，高頻阻抗高，低頻接線簡單。
6、對于模數混合系統，有人建議應劃分電氣層，接地層應覆銅。還有人建議應劃分電氣接地層，在電源末端連接不同的地。如何針對具體應用選擇合適的方法？
如果你有一條高頻>20MHz的信號線，而且長度和數量都比較大，那么這個模擬高頻信號至少需要兩層。一層信號線，一層大面積地，信號線層需要打足夠的過孔到地。
這樣做的目的是：
01.對于模擬信號，這提供了完整的傳輸介質和阻抗匹配；
02.接地層將模擬信號與其他數字信號隔離；
03.接地環路足夠小，因為做了很多過孔，而且接地是一個大平面。
7、電路板中，信號輸入插件在PCB的左側邊緣，MCU在右側，所以在布局時，將穩壓電源芯片靠近插件放置（電源 IC 輸出 5V 經過相對較長的路徑到達 MCU），還是將電源IC放置在中心右側（電源IC的輸出5V線相對較短到達MCU，但輸入電源線穿過比較長的PCB板）？或者有更好的布局嗎？
首先，信號輸入插件是模擬設備嗎？如果是模擬設備，建議電源布局盡量不要影響模擬部分的信號完整性。
因此，有以下幾點考慮：
01.穩壓電源芯片是否是比較干凈的低紋波電源。對于模擬部分的電源，對電源的要求比較高；
02.模擬部分和你的MCU是否是同一個電源，在設計高級電路時，建議將模擬部分和數字部分的電源分開；
03.需要考慮對數字部分的供電，盡量減少對模擬電路部分的影響。
8、在高速信號鏈的應用中，多個ASIC有模擬地和數字地。到底該不該分地呢？哪個效果更好？
01.一般情況下，可以參考芯片的手冊。
02.所有ADI混合芯片的手冊都給會推薦接地方案，有的建議共地，有的建議隔離。具體取決于芯片設計。
9、什么時候應該考慮線路等長？如果要考慮使用等長電纜，兩根信號線的長度相差不能超過多少？如何計算？
差分線計算思路：如果傳輸正弦信號，你的長度差等于其傳輸波長的一半，相位差為180度。此時，兩個信號完全抵消。
所以此時的長度差就是值。以此類推，信號線差值必須小于該值。
10、什么情況適合高速蛇形走線？有沒有什么缺點，比如差分布線，要求兩組信號正交？
蛇形走線因應用場合不同，具有不同的功能：
01.如果電腦板中出現蛇形走線，它主要起到濾波電感和阻抗匹配的作用，以提高電路的抗干擾能力。電腦主板中的蛇形走線主要用在一些時鐘信號上，如PCI-Clk、AGPCIK、IDE、DIMM等信號線。
02.如果用在一般PCB板中，除了濾波電感外，還可以用作收音機天線的電感線圈等。例如在2.4G對講機中用作電感。
03.某些信號的接線長度要求必須嚴格相等。高速數字PCB板的等線長度是為了使各個信號的時延差值保持在一定范圍內，以保證同一周期內系統讀取的數據的有效性（時延差值超過一個時鐘周期內，數據下一個周期的值將被錯誤讀?。?。
例如，INTELHUB架構中有13個HUBLink，使用頻率為233MHz。它們的長度必須嚴格相等，以消除時間滯后帶來的隱患。
纏繞是唯一的解決方案。一般要求延遲差不超過1/4時鐘周期，單位長度的線路延遲差也是固定的。延遲與線寬、線長、銅厚、層結構有關，但過長的線會增加分布電容和分布電感。
因此，時鐘IC引腳一般是相連的，但蛇形走線不起到電感的作用。相反，電感會引起信號上升沿高次諧波的相移，導致信號質量惡化，因此要求蛇形線間距小于線寬的兩倍。
信號的上升時間越小，越容易受到分布電容和分布電感的影響。在一些特殊電路中，蛇形走線充當分布參數LC濾波器。
11、設計PCB時，如何考慮電磁兼容EMC/EMI，具體需要考慮哪些方面？采取了哪些措施？
良好的 EMI/EMC 設計必須在布局開始時就考慮到器件的位置、PCB 堆棧的排列、重要連接的布線以及器件的選擇。
例如，時鐘發生器的位置不應盡可能靠近外部連接器。高速信號應盡可能走內層。注意特性阻抗匹配和參考層的連續性，以減少反射。設備推送的信號的轉換速率應盡可能小，以降低高度。頻率元件，在選擇去耦/旁路電容時，要注意其頻率響應是否滿足要求，以降低電源平面上的噪聲。
另外，要注意高頻信號電流的返回路徑，使環路面積盡可能小，以減少輻射。您還可以劃分接地層來控制高頻噪聲的范圍，并選擇外殼的PCB和接地點。
12、射頻寬帶電路 PCB 傳輸線設計時應注意什么？傳輸線的地孔如何設置比較合適，需要自己設計阻抗匹配還是與 PCB 加工廠家合作？
這個問題需要考慮很多因素。例如PCB材料的各種參數、根據這些參數建立的傳輸線模型、器件參數等。
阻抗匹配一般根據制造商提供的信息進行設計。
13、當模擬電路和數字電路共存時，例如一半是FPGA或單片數字電路部分，另一半是DAC和相關放大器的模擬電路部分。有許多不同電壓值的電源。當遇到數字電路和模擬電路都使用電壓值的電源時，可以使用通用電源嗎？布線和磁珠布局有哪些技巧？
一般不建議這樣做。這樣的使用會比較復雜，調試起來也比較困難。
14、高速多層 PCB 設計時電阻、電容封裝選擇的主要依據是什么？常用的封裝有哪些，能舉一些例子嗎？
0402常用于手機；0603常用于一般高速信號模塊；其依據是封裝越小，寄生參數越小。當然，不同廠家的同一封裝，高頻性能差異很大。建議在關鍵位置使用高頻專用器件。
15、一般雙面板設計時，是先走信號線還是先走地線？這個應該綜合考慮。在首先考慮布局的情況下，再考慮布線。
16、高速多層PCB設計時應注意什么？能給出詳細的問題解決方案嗎？
應該注意的是，層的設計是如何將信號線、電源線、地線和控制線劃分到每一層?？偟脑瓌t是模擬信號和模擬信號地至少必須是單獨的一層。還建議使用單獨的電源層。
17、什么時候使用2層板、4層板、6層板，有什么嚴格的技術限制嗎？（排除體積原因）CPU的頻率或者與外部設備數據交互的頻率是否為標準？
使用多層板首先可以提供完整的地平面，此外可以提供更多的信號層，方便布線。對于CPU需要控制外部存儲設備的應用，應該考慮交互的頻率。如果頻率較高，必須保證完整的地平面。另外，信號線必須保持相同的長度。
18、如何分析PCB布線對模擬信號傳輸的影響，如何區分信號傳輸過程中引入的噪聲是布線引起的還是運放器件引起的？
這個很難區分，只能采用PCB布線，盡量減少布線引入的額外噪聲。
19、對于高速多層PCB，電源線、地線、信號線的線寬設置是多少合適？常見的設置有哪些？例如，如何將工作頻率設置為300Mhz？
對于300MHz信號，必須進行阻抗仿真，計算出線寬以及線與地之間的距離；電源線需要根據電流的大小來確定線寬。
當地在混合信號PCB中時，一般不使用“線”，而是使用整個平面。為了保證環路電阻，信號線下面有一個完整的平面。
20、什么樣的布局才能達到散熱效果？
PCB中的熱量主要有三個方面：
01.電子元件加熱；
02.PCB本身；
03.來自其他部位的熱量。
三種熱源中，元器件產生的熱量是主要熱源，其次是PCB板產生的熱量。外部傳遞的熱量取決于系統整體熱設計，暫時不考慮。
那么熱設計的目的就是采取適當的措施和方法，降低元器件的溫度和PCB板的溫度，使系統能夠在合適的溫度下正常工作。主要是通過減少熱量產生、加速散熱來實現的。
21、解釋一下線寬與匹配過孔尺寸比例之間的關系？
很難說存在簡單的比例關系，因為兩者的模擬不同。一種是表面傳輸，另一種是環形傳輸。
可以在網上找到一個過孔阻抗計算軟件，然后讓過孔的阻抗與傳輸線的阻抗保持一致。
22、在由MCU控制的普通PCB電路板中，但沒有大電流高速信號且其他要求不是很高，那么如果在邊緣鋪設一層地線會更好PCB要包裹整個電路板嗎？一般來說，打好完整的地面就可以了。
23、1）AD轉換芯片下面的模擬地和數字地是單點連接的，但是如果板上有多個AD轉換芯片怎么辦？
2）多層電路板中，多路復用器切換模擬量采樣時，是否需要像AD轉換芯片那樣將模擬部分和數字部分分開？
盡可能將多個ADC放在一起，并在ADC下方單點連接模擬地和數字地；
這取決于 MUX 和 ADC 的切換速度。一般情況下，ADC的速度會高于MUX，因此建議將其放置在ADC下方。
當然，為了安全起見，MUX下面也可以放置磁珠封裝，調試時根據具體情況選擇單點連接。
24、傳統的網絡電路設計中，有的是將多個地連接在一起。有這樣的用法嗎？為什么？
混合系統的接地肯定有多種類型，并且它們總是連接在一個點上。這樣做的目的是為了等電位。每個人都需要一個共同的地面水平作為參考。
25、PCB中的模擬部分和數字部分、模擬地和數字地如何有效處理？
模擬電路和數字電路應該放在不同的區域，這樣模擬電路的回流在模擬電路區，數字電路在數字區，這樣數字就不會影響模擬。
模擬地和數字地處理的出發點是相似的，不能讓數字信號的回流流到模擬地。
26、PCB板設計中模擬電路和數字電路的地線設計有哪些區別？應注意哪些問題？
模擬電路對地的主要要求是完整性、環路小、阻抗匹配。如果數字信號對低頻沒有特殊要求；如果速度高，還需要考慮阻抗匹配和接地完整性。
27、去耦電容一般有0.1和10兩個，如果面積緊張，這兩個電容如何放置，哪個放在背面比較好？
應該根據具體的應用以及針對什么芯片來設計。
28、RF電路中經常有兩個IQ信號。兩根線的長度需要一樣嗎？
在射頻電路中使用相同的方法。
29、高頻信號電路的設計與普通電路設計有什么區別嗎？以布線設計為例簡單解釋一下嗎？
高頻電路的設計需要考慮很多參數的影響。在高頻信號下，許多普通電路中可以忽略的參數不能忽略，因此可以考慮傳輸線效應。
30、對于高速PCB，布線過程中如何處理避免過孔？有哪些好的建議？
高速PCB，過孔較少，通過增加信號層來解決需要增加過孔的需要。
31、PCB板設計中電源走線的粗細如何選擇？有什么規則嗎？
可以參考：0.15×線寬（mm）=A，還需要考慮銅厚。
32、當數字電路和模擬電路在同一多層板上時，模擬地和數字地是否應該布置在不同層？
沒有必要這樣做，但模擬電路和數字電路應該分開放置。
33、一般數字信號傳輸多少個過孔比較合適？（120Mhz以下的信號）
不要超過兩個過孔。
34、在同時具有模擬電路和數字電路的電路中，設計PCB板時如何避免相互干擾？
如果模擬電路匹配合理，輻射很小，一般都會產生干擾。干擾源來自器件、電源、空間、PCB；數字電路由于頻率成分較多，必然是干擾源。
解決辦法一般是，合理的器件布局、電源去耦、PCB分層，如果干擾特性較大或者模擬部分非常敏感，可以考慮使用屏蔽罩。
35、對于高速電路板來說，各處都可能存在寄生參數。面對這些寄生參數，我們是否要剔除各種參數，然后用經驗方法來解決呢？效率和性能的問題應該如何平衡？
應分析寄生參數對電路性能的影響。如果影響不能忽視，就必須解決和消除。
36、多層板布局時應注意哪些事項？
在多層板布局中，由于電源層和地層都在內層，所以要注意不要有浮動的地平面或電源平面。此外，確保接地的過孔實際上已連接到接地層。這是為了添加一些重要的信號。有些測試點方便調試時測量。
37、如何避免高速信號串擾？
可以將信號線保持較遠的距離、避免平行走線、通過接地或添加保護等方式進行屏蔽等。
38、在多層板設計中經常使用電源層，但在雙層板中是否需要設計電源層？
很難，因為你的各種信號線在雙層布局中幾乎是一樣的。
39、PCB的厚度對電路有影響嗎？一般是如何選擇的？
厚度對于阻抗匹配更為重要。PCB廠家在計算阻抗匹配的時候會問板子的厚度是多少，PCB廠家就會根據你的要求來制作。
40、地平面可以使信號環路，但也會與信號線產生寄生電容。該如何選擇這個？
這取決于寄生電容是否對信號有不可忽略的影響。如果不能忽略的話，就必須重新考慮。
41、LDO 輸出是用作數字電源還是模擬電源？
如果要使用LDO為數字和模擬提供電源，建議先連接模擬電源。模擬電源經過LC濾波后，成為數字電源。
42、模擬Vcc和數字Vcc之間應該使用磁珠，還是模擬地和數字地之間應該使用磁珠？
模擬VCC經過LC濾波后得到數字VCC，模擬地和數字地之間使用磁珠。
43、LVDS等差分信號線如何走線？
一般需要注意：所有的布線，包括周圍的器件，以及地平面都需要對稱。
44、好的PCB設計要求自身發射的電磁輻射盡可能少，同時還要防止外界電磁輻射對自身的干擾。電路應采取哪些措施來防止外界電磁干擾？
方法是屏蔽，防止外界干擾進入。在電路上，例如當有INA時，需要在INA之前添加RFI濾波器，以濾除RF干擾。
45、采用高時鐘頻率的快速集成電路芯片電路如何解決PCB板設計中的傳輸線效應問題？
這種快速集成電路芯片到底是一種什么樣的芯片呢？如果是數字芯片一般不考慮。
如果是模擬芯片，就看傳輸線效應是否大到足以影響芯片的性能。
46、多層PCB設計中，還需要倒銅嗎？如果是覆銅的話應該接哪一層？
如果內部有完整的地平面和電源平面，則頂層和底層不需要覆銅。
47、設計高速多層PCB時，一般如何進行阻抗仿真，使用什么軟件？有什么需要特別注意的問題嗎？
可以使用 Multisim 軟件來模擬電阻和電容的影響。
48、 有些器件的引腳較細，但 PCB 上的走線較粗。連接后會不會造成阻抗不匹配？如果是的話如何解決？
這取決于設備。而且，器件的阻抗一般在數據表中給出，一般與引腳的粗細無關。
49、差分線一般需要等長。如果在Layout中很難實現，是否有其他補救措施？
等長問題可以通過走蛇形線來解決?，F在，大多數PCB軟件都可以自動取等長，非常方便。
50、用萬用表測量芯片的模擬地和數字地接口時，模擬地數字地不是多點連接的嗎？
芯片內部的接地引腳全部連接在一起。但還是需要和PCB板連接。
理想的單點接地應該是了解芯片模擬和數字部分連接點的位置，然后在芯片模擬和數字邊界處設計PCB上的單點連接位置。